Thesis
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
VLSI시스템의 효율적인 전력 소모 예측을 위한 레지스터 트랜스퍼 수준 파워 모델링
- Title
- VLSI시스템의 효율적인 전력 소모 예측을 위한 레지스터 트랜스퍼 수준 파워 모델링
- Authors
- 최정연
- Date Issued
- 1999
- Publisher
- 포항공과대학교
- URI
- http://postech.dcollection.net/jsp/common/DcLoOrgPer.jsp?sItemId=000001899758
http://oasis.postech.ac.kr/handle/2014.oak/4985
- Article Type
- Thesis
- Files in This Item:
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.